04_mdyCfg——寄存器配置模块
注意：mdyCfg模块是明德扬提供的IP模块，不允许修改避免使用时出现问题，调用本模板时请根据以下接口说明进行使用（本模块配套明德扬交互系统使用）。一、接口信号列表
指令传输和串并转换 top_uart_cfg 模块接口信号列表如下：
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI1输入复位信号，低电平有效
cfg_headI16输入指令头数据
rxI1串口接收数据信号
txI1串口发送数据信号
dinID_W输入FPGA指令数据
din_vldI1输入FPGA指令数据有效指示信号
din_rdyO1输出的准备好可以进行并串转换指示信号
doutOD_W输出PC指令数据
dout_vldO1输出PC指令数据有效指示信号
指令解析 mdyCfgCtrl 模块接口信号列表如下：
信号名I/O位宽定义
clkI1输入时钟信号
rst_nI1输入复位信号，低电平有效
dinID_W输入PC指令数据
din_vldI1输入PC指令数据有效指示信号
doutOD_W输出FPGA指令数据
dout_vldO1输出FPGA指令数据有效指示信号
二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。
1、参数D_W：设定传输指令位宽；
2、参数BPS：设定某一波特率和工作时钟下传输1bit数据需要的时钟个数。
三、问题讨论
1、
页:
[1]
