关于仿真软件中计数器提前计数的问题
MDY有一条非常重要的看波形技巧，即“时钟上升沿前看条件”的技巧，意思就是在时钟上升沿前，看条件信号，看到什么值就是值。这一条技巧，对于刚学习FPGA的人来说，非常之实用。但是，部分工程师在做仿真时，有时候会出现违反这一原则的奇怪现象。 在这里明德扬用一个简单易懂的案例对这个问题进行讨论，有需要的同学可跳转该论坛链接：http://www.fpgabbs.cn/forum.php?mod=viewthread&tid=709&extra=page%3D1
页:
[1]
