时序逻辑和组合逻辑的区别和使用
关于组合逻辑和时序逻辑的不同，我们可以从三方面来理解，分别是code（代码），电路图和波形图三方面。先从代码层面来看，时序逻辑即敏感列表里面带有时钟上升沿，如果是没有上升沿或者是带有“*”号的代码，为组合逻辑。电路层面，两种逻辑反映的电路也有不同，时序逻辑相当于在组合逻辑的基础上多了一个D触发器。波形图层面，组合逻辑的波形是即刻反映变化的，与时钟无关；但是时序逻辑的波形不会立刻反映出来，只有在时钟的上升沿发生变化。根据逻辑电路的不同特点，数字电路分为组合逻辑和时序逻辑，很多同学无法正确区分，明德扬对时序逻辑和组合逻辑的使用做出了一个简单易懂的总结，有需要的同学可跳转到该论坛链接：http://www.fpgabbs.cn/forum.php? ... =622&extra=page%3D1
页:
[1]
