明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 100223|回复: 0

关于仿真软件中计数器提前计数的问题

[复制链接]

60

主题

102

帖子

361

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
361
发表于 2019-12-10 09:56:46 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
      MDY有一条非常重要的看波形技巧,即“时钟上升沿前看条件”的技巧,意思就是在时钟上升沿前,看条件信号,看到什么值就是值。这一条技巧,对于刚学习FPGA的人来说,非常之实用。但是,部分工程师在做仿真时,有时候会出现违反这一原则的奇怪现象。     在这里明德扬用一个简单易懂的案例对这个问题进行讨论,有需要的同学可跳转该论坛链接:http://www.fpgabbs.cn/forum.php? ... &extra=page%3D1

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-11-26 15:16 , Processed in 0.045974 second(s), 20 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表