马上注册,看完整文章,学更多FPGA知识。
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
温馨提示:明德扬2023推出了全新课程——逻辑设计基本功修炼课,降低学习FPGA门槛的同时,增加了学习的趣味性,并组织了考试赢积分活动
明德扬整理了的同学们提出的问题,本帖将所有问题进行一个汇总,大家可以从这里找到您想要学习或疑惑的问题,然后进入对应的汇总贴进行学习。如果同学们的问题我们帖子里面没有的请第一时间联系我:QQ:1727673675,微信同步:13112063618易老师,我们对新问题进行补充!
TIME GEN可以做什么?
1.TIME GEN是一个比较高效的波形绘制软件,可以用于绘画波形,在IC设计领域,硬件设计领域,集成电路领域使用的比较多。 以FPGA逻辑设计为例,编写源代码时,某个模块的功能构建通常需要FSM实现特定的时序控制、流程控制。而FSM有效的设计方法是,使用“状态图(visio绘制)+时序图(TIME GEN绘制)”组合,快速定义模块功能,提高设计效率。 另外,很多模块之间的接口信号的时序关系,也可以通过TIME GEN 绘制。 2.TIME GEN不仅可以将绘制波形以图片的方式保存下来,还可以以ASCII码的格式复制到源代码文件中,作为注释跟随设计文件存在。​
TimeGen高效的波形绘制软件,欢迎下载(使用教程在压缩包里面)
TimeGen.3.1 Pro.rar
(794.08 KB, 下载次数: 5048)
|