一种轻松掌握Verilog语法的至简设计学习方法

明德扬吴老师

一种轻松掌握Verilog语法的至简设计学习方法

在经历“中兴”、“华为”断供事件之后，全国自上之下全力推动“卡脖子”技术攻关，国内的半导体行业面临巨大的发展困难，也迎来史无先例的发展机遇，今年以来，芯片设计、FPGA设计人才的市场需求急剧上升，我们几乎每星期都会收到企业、机构关于FPGA人才的推荐需求，薪资范围由15K~50K，比往年有了大幅度的提升！

                              

VerilogHDL是一种硬件描述语言（HDL:Hardware Description Language），是芯片及FPGA设计的基本编程语言，与C语言的风格类似，容易被电路设计人员接受使用。但与C语言又有诸多差别，如何简单、快速掌握Verilog基本语法，使用Verilog编程语言开展芯片、FPGA设计工作，是每一个初学者关心的问题！

l  网络知识碎片化无从下手

知识好多！从哪下手

网络资源多而零散，缺乏系统性，严重影响学习热情；并且网络资源质量参差不齐，很有可能学到一些错误的知识。

l  厚厚的Verilog语法砖头，一翻就犯困

好困呀！点头眼打架

语法这部分本来知识点就多，学起来相对枯燥，如果只看书自然会感觉枯燥无聊；走马观花看过一遍，结果发现什么也没记住。

l  孤军奋战，遇到问题无法及时解决，缺少指导资源

这是什么意思，谁能告诉我

无人教你、无人指导、无人请教...有些问题难住你，有可能百度都百度不到。

……

针对这些问题，明德扬专门录制了Verilog快速掌握课程，只需6小时，轻松掌握Verilog语法，并且提供全程答疑跟踪服务，限时限量免费赠送给立志于从事芯片设计、FPGA设计的小伙伴！

中国芯，薪高，发展之路更需要你我同行，让我们一起为中国芯加油！明德扬已率先行动， 2020年启动"陪伴式学习计划"，周一到周六专职老师值班提供免费的最为专业细致的答疑服务，让您在学习Verilog语法的过程中，随时随地解决心中的困惑，加入明德扬粉丝群即可免费享受。

VERILOG课程目录

硬件描述语言VERILOG............................................... 20

第1节Verilog的历史.......................................... 20

第2节综合和仿真............................................... 21

2.1综合....................................................... 21

2.2仿真....................................................... 22

2.3可综合设计................................................. 23

第3节模块结构................................................. 25

3.1模块介绍................................................... 25

3.2模块名和端口定义............................................ 26

3.3参数定义................................................... 26

3.4接口定义................................................... 26

3.5信号类型................................................... 27

3.6功能描述................................................... 27

3.7模块例化................................................... 27

第4节信号类型................................................. 28

4.1信号位宽................................................... 28

4.2线网类型wire............................................... 28

4.3寄存器类型reg.............................................. 29

4.4 wire和reg的区别.......................................... 29

第5节功能描述-组合逻辑........................................ 31

5.1程序语句................................................... 31

5.2数字进制................................................... 33

5.3算术运算符................................................. 38

5.4逻辑运算符................................................. 46

5.5按位逻辑运算符............................................. 51

5.6关系运算符................................................. 55

5.7移位运算符................................................. 56

5.8条件运算符................................................. 61

5.9拼接运算符................................................. 70

第6节功能描述-时序逻辑........................................ 71

6.1 always语句................................................ 71

6.2 D触发器................................................... 72

6.3时钟....................................................... 75

6.4时序逻辑代码和硬件.......................................... 75

6.5阻塞赋值和非阻塞赋值........................................ 79

VERILOG课程配套视频

免费课程你将收获...

l  丰富的全套课程内容

l  老师答疑指导和督促学习，提供专业学习规划、就业指导

l  从Verilog的基础知识入手到演练实操，Verilog小白的进阶蜕变之路