明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 10044|回复: 1

11_mdyOvCap

[复制链接]
发表于 2020-11-8 19:11:57 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
A

1

主题

2

帖子

72

积分

注册会员

Rank: 2

积分
72
发表于 2020-11-28 12:12:50 | 显示全部楼层
一、mdyOvCap功能描述
      本模块实现的是摄像头的采集功能。
           1. cfg_en是采集使能信号,当其为1时,表示采集,当其为0表示不采集。
           2. 当cfg_en由0变1后,不是立刻采集,而是当收到frame_start的上升沿后,才开始采集。
           3. 当cfg_en由1变0后,不是立刻停止采集,而是当收到完整的一帧图像后,才停止采集。
           4. sop表示一帧图像开始,soc表示一行图像开始;eoc表示 一行数据 结束;eop表示一帧图像结束。




二、配置参数和接口列表
1.配置参数
参数名 描述
D_W 每个时钟的数据位宽,单位是bit
X_N 行宽度,一行所包含的像素点个数
Y_N 列宽度。一列所包含的像素点个数


2.接口列表
信号名 类型 位宽 描述
clk input 1 时钟信号
rst_n input 1 复位信号
cfg_en input 1 采集使能信号
frame_start input 1 采集开始指示脉冲,当cfg_en拉高且收到frame_start的上升沿后,开始采集
din input D_W 输入的像素数据
din_vld input 1 输入的像素数据有效指示信号
dout output D_W 输入的像素数据
dout_vld output 1 输出的像素数据有效指示信号
dout_sop output 1 输出一帧图像的起始指示信号
dout_eop output 1 输出一帧图像的结束指示信号
dout_soc
output 1 输出一行像素的起始指示信号
dout_eoc output 1 输出一行像素的结束指示信号

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-4-25 22:09 , Processed in 0.050408 second(s), 21 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表