请选择 进入手机版 | 继续访问电脑版

明德扬论坛

 找回密码
 立即注册

QQ登录

只需一步,快速开始

微信扫一扫,快捷登录!

查看: 114499|回复: 0

FPGA师资培训班介绍

[复制链接]

21

主题

23

帖子

291

积分

管理员

Rank: 9Rank: 9Rank: 9

积分
291
发表于 2019-9-28 17:21:21 | 显示全部楼层 |阅读模式

马上注册,看完整文章,学更多FPGA知识。

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
班型
师资培训班

授课方式
面授

适用人群
已经或准备开设FPGA相关课程的高等学校相关专业教师,实验室人员等。

上课校区
广州番禺校区

教学目的
目前高校的基于FPGA的嵌入式教育体系尚不完善,国内高校及培训机构在FPGA嵌入式教学的课程体系及师资力量存在着严重的不足,为了帮助国内各高校培养基于FPGA的师资力量,同时增强各高校同行间交流,明德扬特开设教学师资培训班”,通过本课程来满足各高校对基于FPGA的技术需求。

课程内容
课程分类
课程内容
主要内容
FPGA开发流程
FPGA典型开发流程及注意事项
讲述FPGA典型的开发流程
典型开发流程
典型开发流程是一个大而全的流程,但实际上企业无须全部照搬,企业可根据自身需求、项目周期和人员情况,调整甚至删减环节,从而制定出适合的开发流程。
至简设计法
传授明德扬独创至简设计方法
以掌握规范的代码设计(至简设计)方法为目标。
通过计数器、状态机的灵活使用,完成数字时钟、VGA、SPI 等案例设计,
学习软件使用、语法规范、调试技能等内容,使学员达到能够根据功能要求,完成设计任务的目标。
设计规范
明德扬架构设计和模块划分方法
介绍明德扬简易实用的架构和模块划分方法。
明德扬模块信号定义规范
提供模块信号定义的规范建议,指导成员方便地进行模块划分和功能定义。
所想即所得的设计方法—明德扬verilog编程技巧
讲解明德扬独家verilog编程技巧,并通过多个项目实践,提高学员的设计能力。
规范的状态机设计—四段式状态机
讲解明德扬独家四段式状态机编写技巧,并通过项目实践,提高学员状态机的设计能力。
设计案例
逻辑案例-数字时钟
设计由简单到复杂的、具有趣味性的案例,提高学员的学习兴趣。同时教师可在此基础上,扩展新的趣味功能,在游戏的同时学习到FPGA设计。
信号案例-FIR滤波器
信号案例-DDS信号发生器
视频案例-显示图片
视频案例-显示动画
视频案例-游戏开发-打砖块
视频案例-画中画效果
经验交流
FPGA教学经验交流
通过教学内容、教学方法等的分享,增强各高校同行间交流
七、 课时
8天的课程,共48个学时

开课时间
每年寒假2月份左右和暑假8月份左右各一期,具体时间待定。

学费
6888元/人,含课程所需所有资源,食宿自理

欢迎咨询更多内容……
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|MDYBBS ( 粤ICP备16061416号 )

GMT+8, 2024-3-28 20:04 , Processed in 0.047046 second(s), 20 queries .

Powered by Discuz! X3.4

本论坛由广州健飞通信有限公司所有

© 2001-2019 Comsenz Inc.

快速回复 返回顶部 返回列表