|
马上注册,看完整文章,学更多FPGA知识。
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
module 1(A,B,C,D,f1,f2,f3
);
input A;
input B;
input C;
input D;
output f1;
output f2;
output f3;
assign f1=A&B&C&D;
assign f2=A&B+A&(~B)+(~A)&B+C&D;
assign f3=(~A)&B&(~C)&(~D)+(~A)&(~B)&(~C)&(~D)+(~A)&(~B)&(C)&(~D)+(~A)&(B)&(C)&(D)+(A)&(B)&(~C)&(D)+(A)&(B)&(C)&(~D)+(A)&(~B)&(~C)&(~D)+(A)&(~B)&(C)&(D);
endmodule
系统提示:[VRFC 10-4982] syntax error near '1';
我只想生成一个电路来看一看,这是什么原因,请教下各位老师
|
|